先进封装路线
在 1.6T 及以上速率，电信号在 PCB 或传统基板上的传输损耗呈指数级上升。埃睿光子放弃传统引线键合，全面转向基于 TSV（硅通孔）与微凸点/无凸点键合的先进封装技术，缩短光芯片（PIC）与电芯片（EIC/DSP/ASIC）的物理距离。
1. 2.5D 硅中介层工艺路线
2.5D 路线用于将电芯片（EIC）和光芯片（PIC）并排高密度组装，面向 1.6T/3.2T NPO/CPO 应用。
TSV 制造与金属化：在硅基底上通过深反应离子刻蚀（DRIE）制作高深宽比硅通孔。沉积绝缘层和阻挡层后，进行铜电镀填充与化学机械抛光（CMP）。
高密度 RDL：在中介层表面制作多层重布线层，线宽/线距达到 < 2 μm / 2 μm，用于承载 XSR/USR 超短距互连接口信号。
微凸点倒装：在芯片表面制作 Sn-Ag 或铜柱微凸点，间距缩短至 30 - 40 μm。通过高精度贴片机将 EIC 与 PIC 倒装键合在硅中介层上，寄生电容降至约 20 fF。
2.5D 先进封装配置
| 层/组件 | 功能说明 |
|---|---|
| 电芯片层 | 驱动与 TIA 电路，执行电信号处理。 |
| 光芯片层 | 硅光子集成芯片，处理光电转换。 |
| 微凸点层 | C4 微凸点，连接芯片与中介层。 |
| 硅中介层 | 硅基中介层，包含 TSV 与多层 RDL。 |
| 封装基板 | 有机材料基板，用于扇出引脚。 |
2. 3D 垂直堆叠混合键合
为了满足光计算阵列对超大规模电控信号的极致需求，必须采用垂直堆叠的 EIC-on-PIC 架构，尤其适用于光学神经网络（ONN）。
无凸点直接键合：彻底取消传统凸点。电芯片表面与光芯片表面的铜电极及 SiO2 介质层经 CMP 极致平坦化后，在常温下分子级对准压合，再通过低温退火使铜晶粒融合。
性能飞跃：互连间距直接突破至 < 2 μm，寄生电容降低到飞法（< 1 fF）级别，使光电转换通信能耗下降 2 个数量级，从根本上解决 ONN 矩阵计算中电驱动阵列的功耗问题。
3D 先进封装配置
| 层/组件 | 功能说明 |
|---|---|
| 电芯片层 | 直接堆叠在 PIC 上方的控制电路。 |
| 混合键合层 | 铜-铜直接键合，无凸点技术。 |
| 光芯片层 | 作为底层的 PIC，带有直通硅通孔（TSV）。 |
| 封装基板 | 标准陶瓷或有机基板。 |